

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-257318

(43)Date of publication of application : 13.10.1989

(51)Int.Cl.

H01G 4/30
H01G 4/12

(21)Application number : 63-086063

(71)Applicant : MURATA MFG CO LTD

(22)Date of filing : 06.04.1988


(72)Inventor : MORI YOSHIKI
TAKAGI HIROSHI
SAKABE YUKIO

(54) CERAMIC BLOCK HAVING COMPOUND CAPACITANCE

(57)Abstract:

PURPOSE: To obtain a definite electrical characteristic by a structure wherein a laminated capacitor is housed in a space inside a multilayer ceramic substrate.

CONSTITUTION: This is constituted of the following: a multilayer ceramic substrate 6 formed by piling up, laminating and sintering two or more ceramic insulator green sheets having recessed parts or through holes 1; laminated capacitors 4 housed inside spaces formed by recessed parts or through holes 1 inside the multilayer ceramic substrate 6. In this manner, this ceramic block is a multilayer ceramic block, having a compound capacitance, where the laminated capacitors 4 and a ceramic insulator substance can be cofired. By this setup, since an insulator exists between the laminated capacitor and the laminated capacitor, a floating current does not flow; a definite electrical characteristic can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the
examiner's decision of rejection or application
converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

PAT-NO: JP401257318A
DOCUMENT-IDENTIFIER: JP 01257318 A
TITLE: CERAMIC BLOCK HAVING COMPOUND CAPACITANCE
PUBN-DATE: October 13, 1989

INVENTOR-INFORMATION:

NAME

MORI, YOSHIAKI
TAKAGI, HIROSHI
SAKABE, YUKIO

ASSIGNEE-INFORMATION:

NAME

MURATA MFG CO LTD

COUNTRY

N/A

APPL-NO: JP63086063

APPL-DATE: April 6, 1988

INT-CL (IPC): H01G004/30, H01G004/12

US-CL-CURRENT: 361/272

ABSTRACT:

PURPOSE: To obtain a definite electrical characteristic by a structure wherein a laminated capacitor is housed in a space inside a multilayer ceramic substrate.

CONSTITUTION: This is constituted of the following: a multilayer ceramic substrate 6 formed by piling up, laminating and sintering two or more ceramic insulator green sheets having recessed parts or through holes 1; laminated capacitors 4 housed inside spaces formed by recessed parts or through holes 1 inside the multilayer ceramic substrate 6. In this manner, this ceramic block

⑫ 公開特許公報(A) 平1-257318

⑪ Int. Cl. 4

識別記号

庁内整理番号

⑬ 公開 平成1年(1989)10月13日

H 01 G 4/30
4/123 0 1
3 4 6Z-7048-5E
7924-5E

審査請求 未請求 請求項の数 2 (全3頁)

⑭ 発明の名称 複合容量を有するセラミックブロック

⑮ 特 願 昭63-86063

⑯ 出 願 昭63(1988)4月6日

⑰ 発 明 者 森 嘉 朗 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑱ 発 明 者 鷹 木 洋 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑲ 発 明 者 坂 部 行 雄 京都府長岡京市天神2丁目26番10号 株式会社村田製作所内

⑳ 出 願 人 株式会社村田製作所 京都府長岡京市天神2丁目26番10号

㉑ 代 理 人 弁理士 和田 昭

明 細 書

1. 発明の名称

複合容量を有するセラミックブロック

2. 特許請求の範囲

(1) 絶縁体基板と積層コンデンサを用いて回路を形成してなるセラミックブロックであって、凹部または貫通孔を有するセラミック絶縁体グリーンシートを複数枚重ねて積層化し、焼結してなる多層セラミック基板と、該多層セラミック基板内の前記凹部または貫通孔で形成される空間内に収納される積層コンデンサとからなることを特徴とする複合容量を有するセラミックブロック。

(2) 積層コンデンサの外部電極として、多層セラミック基板の電極材料またはその合金と同じものを用いる請求項(1)記載の複合容量を有するセラミックブロック。

3. 発明の詳細な説明

<産業上の利用分野>

この発明は多層セラミック絶縁体基板に積層コンデンサ電子部品を内蔵した複合容量を有するセ

ラミックブロックに関するものである。

<従来の技術とその課題>

従来、複合容量を有する積層コンデンサ11は第4図に示すように、相対向端面に内部電極12a、12bを交互に導出させた積層容量を複数個並設させて一体に構成されたものが知られている。

同図において、13a、13bは前記内部電極12a、12bとその導出端面で沸電接続されるように設けられた外部電極である。

しかしながら、このような従来のものは積層コンデンサと積層コンデンサが形成されている間が同材料の誘電体で形成されているため、浮遊電流が流れ、一定の電気特性が得られないという欠点もあった。

<課題を解決するための手段>

この発明は上記した従来の種々の欠点に鑑みてなされたものであって、凹部または貫通孔を有するセラミック絶縁体グリーンシートを複数枚重ねて積層化し、焼結してなる多層セラミック基板と、

該多層セラミック基板内の前記凹部または貫通孔で形成される空間内に収納される積層コンデンサとからなることを特徴とする複合容量を有するセラミックブロックを提供するものである。

<作用>

この発明のセラミックブロックは積層コンデンサとセラミック絶縁体をco-fireすることによって複合容量を有する多層セラミックブロックであるから、積層コンデンサと積層コンデンサの間に絶縁体があるため、浮遊電流が流れることがなく、一定の電気特性を得ることができるのである。

<実施例>

以下、この発明の一実施例を示す図面に基づいて説明する。

第1図はこの発明の一実施例に係る複合容量を有するセラミックブロックの等価回路図であり、第2図はその概略断面図である。

第2図から明らかなように貫通孔1を有するセラミック基板2と貫通孔を有しないセラミック基板3とが積層されて多層セラミック基板6が形成

されており、該多層セラミック基板内であって各セラミック基板の貫通孔の組合せで形成される空間内にチップ形の積層コンデンサ4が収納されている。そして該積層コンデンサ4は多層セラミック基板6の層間に設けられた導体5で適宜配線されて第1図に示すような回路を構成している。この場合、積層コンデンサを収納する空間を貫通孔の代りに各セラミック基板に適宜設けた凹部で形成するようにしてもよい。

上述のような複合容量を有するセラミックブロックの構成の一例を第3図を参照して説明する。

非酸化性雰囲気中で低温焼結可能なセラミックのグリーンシートA、B、CのうちのグリーンシートBに図示のように収納する積層コンデンサの形状、寸法に適合した貫通孔1を予め幾つかあけておき、そして非還元性の積層コンデンサ4を予めチップ部品として完成させておいたものを前記貫通孔1によって形成される空間内に挿入し、また銅からなる導電ペーストをグリーンシートCの層間の所定の個所に導体5として付与したのち、

各グリーンシートA、B、Cを圧着し、非酸化性雰囲気中で低温焼成すると、第2図に示した電子部品内蔵多層セラミック基板が得られるのである。また積層コンデンサの内部電極としてはパラジウム電極あるいは銅電極を用いている。

なお、グリーンシートA、Bは第2図のセラミック基板2に相当し、グリーンシートCはセラミック基板3に相当する。

この発明において上記グリーンシートA～Cとしては、例えば「エレクトロニクス・セラミクス」'85、3月号、18～19頁に開示されているような Al_2O_3 、 CaO 、 SiO_2 、 MgO 、 B_2O_3 と微量添加物からなるセラミック粉末とバインダーとを混合してドクターブレード法によってシート状にされたようなものが利用できる。そのようなグリーンシートは、例えば窒素等の非酸化性雰囲気中で焼成しても特性劣化がなく、しかも例えば900～1000℃程度の比較的低温で焼成することができる。

また、上記した積層コンデンサ4としては、例えば、

①特公昭56-46641号公報、②特公昭57-42588号公報、③特公昭57-49515号公報等に開示されているようなチタン酸バリウム系の非還元性誘電体セラミック組成物、あるいは④特公昭57-37081号公報、⑤特公昭57-39001号公報等に開示されされているようなジルコン酸カルシウムを主体とする非還元性誘電体セラミック組成物を用いた、例えば積層タイプのセラミックコンデンサが利用できる。

そのようなセラミック積層コンデンサの製法の一例が上記①～⑤の公報中に開示されている。このようなコンデンサを用いれば、グリーンシート中に収納して非酸化性雰囲気中で焼成しても特性劣化を生じることがない。

<発明の効果>

以上述べたように、この発明は積層コンデンサを多層セラミック基板内の空間に収納した構造の複合容量を有するセラミックブロックであるため、積層コンデンサと積層コンデンサが形成されている間に絶縁体があるため、浮遊電流が流れるこ


とがなく、一定の電気特性を得ることができるという利点を有するのである。

4. 図面の簡単な説明


第1図はこの発明の複合容量を有するセラミックブロックの等価回路図、第2図は同じく概略斜視図、第3図はこの発明のセラミックブロックの構成を示す説明図、第4図は従来の複合容量を有する積層コンデンサの斜視図である。

- 1…貫通孔
- 2…貫通孔を有するセラミック基板
- 3…貫通孔を有しないセラミック基板
- 4…積層コンデンサ
- 5…導体
- 6…多層セラミック基板


第1図




第2図



第4図



第3図



出願人代理人 弁理士 和田 昭